Nền tảng của thứ bậc bộ nhớ

Thứ bậc bộ nhớ phụ thuộc vào sự đánh đổi giữa Bộ nhớ tĩnh (SRAM) và Bộ nhớ động (DRAM). SRAM sử dụng mạch nhớ ổn định 6 bóng bán dẫn tế bào nhớ ổn định kép. Hãy tưởng tượng một con quay nghịch: nó ổn định ở hai vị trí nhưng lại bất ổn ở giữa. Tính ổn định kép này khiến SRAM nhanh, đắt đỏ và ít bị ảnh hưởng bởi nhiễu điện. Ngược lại, DRAM lưu trữ bit dưới dạng điện tích trong tụ điện nhỏ (khoảng 30 × 10⁻¹⁵ farad). Do điện tích rò rỉ, DRAM chậm hơn và cần được làm mới liên tục.

Tổ chức DRAM và các giao dịch trên bus

Để giảm số chân kết nối, các bit DRAM được chia thành $d$ tế bào siêu trong lưới $r \times c$ với $rc=d$. Truy cập dữ liệu đòi hỏi quy trình hai bước: bộ điều khiển bộ điều khiển bộ nhớ gửi một RAS (xung truy cập hàng), chuyển một hàng vào bộ đệm hàng, tiếp theo là một CAS (xung truy cập cột). Điều này lý giải vì sao sumarraycols chậm hơn một cách tự nhiên: nó thường xuyên bỏ qua bộ đệm hàng.

Di chuyển dữ liệu

Dữ liệu di chuyển qua các giao dịch trên bus qua bus hệ thống và bus bộ nhớ, được nối bằng cầu nối I/O. Một lệnh movq A, %rax lệnh (giao dịch đọc) kích hoạt cầu nối chuyển đổi yêu cầu của CPU thành tín hiệu lưới của DRAM.